

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-032133

(43)Date of publication of application : 31.01.2002

(51)Int.Cl. G05F 1/56

(21)Application number : 2001-076266 (71)Applicant : TOREX DEVICE CO LTD
DVE:KK(22)Date of filing : 16.03.2001 (72)Inventor : MAEKAWA TAKASHI
NAKA TSUYOSHI

(30)Priority


Priority number : 2000139306 Priority date : 12.05.2000 Priority country : JP

(54) REGULATED POWER SUPPLY CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a regulated power supply circuit able of using a low ESR capacitor for an output stabilizing capacitor without inserting a resistor equivalent to an ESR.

SOLUTION: In the regulated power supply circuit having a comparative amplifier means OP for comparing a feedback signal expressing the output voltage of the stabilized power supply circuit with a reference signal expressing reference voltage and outputting an error signal to be a difference between both the signals and capable of supplying output voltage controlled to a prescribed value through an output means Tr by controlling the output means Tr on the basis of the error signal outputted from the means OP, a phase compensating resistor R3 is connected between the output terminal of the output means Tr and the output terminal Tout of the stabilized power supply circuit and a phase compensating signal generated from the resistor R3 is returned as a feedback signal.



LEGAL STATUS

[Date of request for examination] 19.03.2001

[Date of sending the examiner's decision of rejection] 25.06.2003

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision
of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2002-32133
(P2002-32133A)

(43) 公開日 平成14年1月31日 (2002.1.31)

| | | | |
|---------------------------|-------|--------------|-------------------------|
| (51) Int.Cl. ⁷ | 識別記号 | F I | テマコード [*] (参考) |
| G 0 5 F 1/56 | 3 1 0 | G 0 5 F 1/56 | 3 1 0 L 5 H 4 3 0 |

審査請求 有 請求項の数 9 O L (全 7 頁)

(21) 出願番号 特願2001-76266 (P2001-76266)
(22) 出願日 平成13年3月16日 (2001.3.16)
(31) 優先権主張番号 特願2000-139306 (P2000-139306)
(32) 優先日 平成12年5月12日 (2000.5.12)
(33) 優先権主張国 日本 (J P)

(71) 出願人 300028665
トレックスデバイス株式会社
東京都江東区越中島一丁目2番7号
(71) 出願人 594139573
株式会社ディーブイー
東京都中央区日本橋馬喰町1丁目5番1号
(72) 発明者 前川 貴
東京都江東区越中島一丁目2番7号 トレ
ックスデバイス株式会社内
(74) 代理人 100101236
弁理士 栗原 浩之


最終頁に続く

(54) 【発明の名称】 安定化電源回路

(57) 【要約】

【課題】 ESRと等価的な抵抗を挿入することなく低ESRコンデンサを出力安定化コンデンサに使用できる安定化電源回路を提供する。

【解決手段】 当該安定化電源回路の出力電圧を表す帰還信号と、基準電圧を表す基準信号とを比較して両者の差である誤差信号を出力する比較増幅手段OPを有し、この比較増幅手段OPの誤差信号で出力手段を制御することにより当該出力手段Trを介して所定値に制御された出力電圧を供給する安定化電源回路において、前記出力手段Trの出力端と当該安定化電源回路の出力端Toutとの間に位相補償用抵抗R3を設け、この位相補償用抵抗R3で生成した位相補償用信号を帰還信号として戻すようにする。



【特許請求の範囲】

【請求項 1】 当該安定化電源回路の出力電圧を表す帰還信号と、基準電圧を表す基準信号とを比較して両者の差である誤差信号を出力する比較増幅手段を有し、この比較増幅手段の誤差信号で出力手段を制御することにより当該出力手段を介して所定値に制御された出力電圧を供給する安定化電源回路において、前記出力手段の出力端と当該安定化電源回路の出力端との間に位相補償用抵抗を設け、この位相補償用抵抗で生成した位相補償用信号を帰還信号として戻すようにしたことを特徴とする安定化電源回路。

【請求項 2】 請求項 1 において、前記出力手段は、ドライバトランジスタで構成したことを特徴とする安定化電源回路。

【請求項 3】 請求項 1 において、前記出力手段は、インダクタンス、整流素子及びスイッチング回路を含んで構成したことを特徴とする安定化電源回路。

【請求項 4】 当該安定化電源回路の出力電圧を表す帰還信号と、基準電圧を表す基準信号とを比較して両者の差である誤差信号を出力する比較増幅手段を有し、この比較増幅手段の誤差信号で出力手段を制御することにより当該出力手段を介して所定値に制御された出力電圧を供給する安定化電源回路において、前記比較増幅手段の出力側に前記出力手段と並列にサブ出力手段を設けると共にこれら出力手段及びサブ出力手段の出力端同士を位相補償用抵抗を介して接続し、前記出力手段の出力端側を当該安定化電源回路の出力端とすると共に前記位相補償用抵抗で生成した位相補償用信号を帰還信号として戻すようにしたことを特徴とする安定化電源回路。

【請求項 5】 請求項 4 において、前記出力手段及び前記サブ出力手段は、それぞれドライバトランジスタで構成したことを特徴とする安定化電源回路。

【請求項 6】 請求項 5 において、前記出力手段及び前記サブ出力手段が電流容量比の異なるトランジスタであり、前記サブ出力手段に相対的に小さな電流が流れるようにしたことを特徴とする安定化電源回路。

【請求項 7】 請求項 1～6 の何れかにおいて、前記位相補償用抵抗で生成した位相補償用信号を帰還信号として前記比較増幅手段の前段若しくは後段に戻すようにしたことを特徴とする安定化電源回路。

【請求項 8】 請求項 1～7 の何れかにおいて、前記位相補償用抵抗で生成した位相補償用信号を、コンデンサを介して戻すようにしたことを特徴とする安定化電源回路。

【請求項 9】 請求項 1～8 の何れかにおいて、前記位相補償用抵抗で生成した位相補償用信号を、増幅若しくは減衰回路とコンデンサとを介して戻すようにしたことを特徴とする安定化電源回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、電池より安定化電源を取り出すことができる、ボルテージレギュレータ、スイッチングレギュレータなどの安定化電源回路に関し、出力安定化コンデンサに低 ESR（等価直列抵抗）コンデンサを使用できる位相補償回路を含むものである。

【0002】

【従来の技術】従来、安定化電源回路は、例えば、携帯電話、PHS等の移動電話、電子手帳等の PDA などの携帯電子機器に使用されている。

【0003】従来のボルテージレギュレータの一例を図 6 に示す。このボルテージレギュレータは、増幅器 1 及びドライバトランジスタ 2 を有し、増幅器 1 の反転入力端子には基準電圧源 3 が接続されている。ドライバトランジスタ 2 の出力端はボルテージレギュレータの出力端子 4 になっており、出力端子 4 の電圧は抵抗 5 を介して増幅器 1 の非反転入力端子にフィードバックされるようになっている。さらに詳言すると、出力端子 4 の電圧は、抵抗 5 及び抵抗 6 の抵抗値 R_1 、 R_2 で定まる分割比に基づく電圧が増幅器 1 の非反転入力端子にフィードバックされる。また、抵抗 5 に並列にコンデンサ 7 が設けられ、一定周波数以上の交流成分が当該コンデンサ 7 を介して増幅器 1 の非反転入力端子にフィードバックされるようになっている。

【0004】かかるボルテージレギュレータでは、基準電圧源 3 の基準電圧 V_{ref} を基準にして下記式に示す出力 V_{out} を出力端子 4 に接続された負荷 8 に出力し、出力 V_{out} を常に検出して帰還させて出力の安定を図るものである。

【0005】

【数 1】 $V_{out} = V_{ref} \{ (R_1 + R_2) / R_2 \}$

【0006】しかしながら、この場合、帰還信号の位相補償をするために、外付けの出力安定化コンデンサ 9 を設けなければならなかった。すなわち、出力安定化コンデンサ 9 として、ESR の比較的大きなタンタルコンデンサや電解コンデンサを用い、出力安定化コンデンサ 9 の ESR によるゼロ点を利用して位相補償を行い、安定化出力を得ていた。

【0007】また、従来のスイッチングレギュレータの一例を図 7 に示す。このスイッチングレギュレータは、図 6 のドライバトランジスタ 2 の代わりに昇圧部 10 を設けたものであり、同一作用を示す部材には同一符号を付して重複する説明は省略する。

【0008】ここで、昇圧部 10 は、スイッチングコントローラ 11、及びこれにオンオフが制御されるスイッチ 12 と、コイル 13 と、ダイオード 14 とを具備し、スイッチングコントローラ 11 は増幅器 1 の出力信号で制御され、出力電圧 V_{out} は基準電圧 V_{ref} に基づく一定の値に調整することができる。

【0009】

【発明が解決しようとする課題】ところで、携帯電子機器の小型化、高性能化により、安定化電源部も小型化、高安定化が要求され、出力安定化コンデンサとしても低ESRではあるが小型の積層セラミックコンデンサを使用したいという要求が高まってきた。

【0010】しかしながら、出力安定化コンデンサとして低ESRコンデンサを用いる場合、位相がずれて十分な帰還が得られず、安定動作ができないので、積層セラミックコンデンサに直列にESRと等価的な抵抗を挿入しなければ安定化電源が得られないという問題があった。

【0011】本発明は、このような事情に鑑み、ESRと等価的な抵抗を挿入することなく低ESRコンデンサを出力安定化コンデンサに使用できる安定化電源回路を提供することを課題とする。

【0012】

【課題を解決するための手段】前記課題を解決する本発明の第1の態様は、当該安定化電源回路の出力電圧を表す帰還信号と、基準電圧を表す基準信号とを比較して両者の差である誤差信号を出力する比較増幅手段を有し、この比較増幅手段の誤差信号で出力手段を制御することにより当該出力手段を介して所定値に制御された出力電圧を供給する安定化電源回路において、前記出力手段の出力端と当該安定化電源回路の出力端との間に位相補償用抵抗を設け、この位相補償用抵抗で生成した位相補償用信号を帰還信号として戻すようにしたことを特徴とする安定化電源回路にある。

【0013】本発明の第2の態様は、第1の態様において、前記出力手段は、ドライバトランジスタで構成したことを特徴とする安定化電源回路にある。

【0014】本発明の第3の態様は、第1の態様において、前記出力手段は、インダクタンス、整流素子及びスイッチング回路を含んで構成したことを特徴とする安定化電源回路にある。

【0015】本発明の第4の態様は、当該安定化電源回路の出力電圧を表す帰還信号と、基準電圧を表す基準信号とを比較して両者の差である誤差信号を出力する比較増幅手段を有し、この比較増幅手段の誤差信号で出力手段を制御することにより当該出力手段を介して所定値に制御された出力電圧を供給する安定化電源回路において、前記比較増幅手段の出力側に前記出力手段と並列にサブ出力手段を設けると共にこれら出力手段及びサブ出力手段の出力端同士を位相補償用抵抗を介して接続し、前記出力手段の出力端側を当該安定化電源回路の出力端とすると共に前記位相補償用抵抗で生成した位相補償用信号を帰還信号として戻すようにしたことを特徴とする安定化電源回路にある。

【0016】本発明の第5の態様は、第4の態様において、前記出力手段及び前記サブ出力手段は、それぞれド

ライバトランジスタで構成したことを特徴とする安定化電源回路にある。

【0017】本発明の第6の態様は、第5の態様において、前記出力手段及び前記サブ出力手段が電流容量比の異なるトランジスタであり、前記サブ出力手段に相対的に小さな電流が流れるようにしたことを特徴とする安定化電源回路にある。

【0018】かかる本発明の安定化電源回路では、ESRと等価的な抵抗を挿入することなく低ESRコンデンサを出力安定化コンデンサとして使用しても、位相補償を行うことができ、出力電源を安定することができる。

【0019】本発明の第7の態様は、第1～6の何れかの態様において、前記位相補償用抵抗で生成した位相補償用信号を帰還信号として前記比較増幅手段の前段若しくは後段に戻すようにしたことを特徴とする安定化電源回路にある。

【0020】本発明の第8の態様は、第1～7の何れかの態様において、前記位相補償用抵抗で生成した位相補償用信号を、コンデンサを介して戻すようにしたことを特徴とする安定化電源回路にある。

【0021】本発明の第9の態様は、第1～8の何れかの態様において、前記位相補償用抵抗で生成した位相補償用信号を、増幅若しくは減衰回路とコンデンサとを介して戻すようにしたことを特徴とする安定化電源回路にある。

【0022】

【発明の実施の形態】以下、本発明を実施例に基づいて説明するが、本発明は、これらの実施例により限定されるものではない。

【0023】（実施例1）図1には、実施例1に係る安定化電源回路であるボルテージレギュレータの概略構成を示す。

【0024】このボルテージレギュレータは、比較増幅手段としての増幅器OPと、出力手段として、例えば、MOSFETからなるドライバトランジスタ T_r を有し、増幅器OPの反転入力端子には基準電圧源 V_{ref} が接続されている。ここで、増幅器OPの出力端がドライバトランジスタ T_r のゲートに接続され、ソースから V_{cc} を入力してドレインを出力端20とし、この出力端20はボルテージレギュレータの出力端子 T_{out} に接続されている。また、出力端子 T_{out} の電圧は、抵抗 R_1 及び抵抗 R_2 の抵抗値で定まる分割比に基づく電圧が増幅器OPの非反転入力端子にフィードバックされるように構成されている。

【0025】ここで、ドライバトランジスタ T_r の出力端20と出力端子 T_{out} の間には、位相補償用抵抗 R_3 が設けられ、出力端20は、コンデンサCを介して、抵抗 R_1 から増幅器OPへのフィードバック回路の途中に接続されている。すなわち、位相補償用抵抗 R_3 で位相補償用信号を発生させてこの位相補償用信号をコンデン

サCを介して帰還信号として増幅器OPへ戻すように構成されている。

【0026】以上説明した安定化電源回路は、半導体集積回路(IC)として製造される。また、かかる安定化電源回路は、その出力端子 T_{out} へ、低ESRコンデンサであるコンデンサ C_L 及び負荷 R_L が接続されて使用される。ここで、低ESRのコンデンサとしては、積層セラミックコンデンサ、OSコンデンサ等を例示することができる。

【0027】このような構成では、増幅器OPは出力電圧 V_{out} を表す帰還信号と、基準電圧 V_{ref} を表す基準信号とを比較して誤差信号を出力し、この誤差信号がドライバトランジスタ T_r のゲートに入力されて当該ドライバトランジスタ T_r の出力電圧 V_{out} が所定値に制御される。

【0028】ここで、帰還信号に位相遅れが生じた場合を考えると、コンデンサ C_L が低ESRであるので、従来技術として説明したようにESRによるゼロ点を利用した位相補償を行うことはできない。しかしながら、本実施例では、位相補償用抵抗 R_3 で位相補償用信号を発生させ、この位相補償用信号を伝達素子としてのコンデンサCを介して帰還信号として増幅器OPに戻すように構成しているので、従来と同様に位相補償を行うことができ、安定化出力を得ることができる。なお、このように動作するように、位相補償用抵抗 R_3 の抵抗値及びコンデンサCの容量値を適宜設計するのは勿論である。

【0029】このように、本発明の安定化電源回路を用いると、外付けコンデンサとして小型の低ESRコンデンサを用いても位相補償を行って、安定電圧を得ることができるという効果を奏する。

【0030】なお、ドライバトランジスタ T_r としては、n-MOS、p-MOSの他、バイポーラのNPN及びPNPなどのトランジスタを用いることができる。

【0031】(実施例2)図2には、実施例2に係る安定化電源回路であるボルテージレギュレータの概略構成を示す。図2に示すボルテージレギュレータでは、実施例1のドライバトランジスタに並列にサブドライバトランジスタを設けている。

【0032】すなわち、増幅器OPの出力側には、ドライバトランジスタ T_{r1} 及びサブドライバトランジスタ T_{r2} を並列に接続し、ドライバトランジスタ T_{r1} の出力端20Aとサブドライバトランジスタ T_{r2} の出力端20Bとの間に位相補償用抵抗 R_3 を設け、ドライバトランジスタ T_{r1} の出力端20Aを出力端子 T_{out} に直接接続するようにするとともに、サブドライバトランジスタ T_{r2} の出力端20BにコンデンサCを接続して帰還信号を戻すように構成している。

【0033】また、好適には、ドライバトランジスタ T_{r1} 及びサブドライバトランジスタ T_{r2} の電流容量比を、例えば、100:1程度とし、外部電源からの電流

のほとんどがドライバトランジスタ T_{r1} を流れるように構成するのが好ましい。例えば、ドライバトランジスタ T_{r1} 及びサブドライバトランジスタ T_{r2} をMOSトランジスタとして両者のチャネル幅及びチャネル長の比を適宜異なるように設計することができる。

【0034】このような構成では、位相補償用抵抗 R_3 で位相補償用信号を発生させ、この位相補償用信号を伝達素子としてのコンデンサCを介して帰還信号として増幅器OPに戻すように構成しているので、実施例1と同様に位相補償を行うことができ、安定化出力を得ることができる。

【0035】一方、出力電圧の大部分はドライバトランジスタ T_{r1} の出力端20Aから位相補償用抵抗 R_3 を介さずに取り出すことができるので、ロスを最低限にすることができるという効果を奏する。

【0036】なお、ドライバトランジスタ T_{r1} 、 T_{r2} としては、n-MOS、p-MOSの他、バイポーラのNPN及びPNPなどのトランジスタを用いることができる。

【0037】(実施例3)図3には、実施例3に係る安定化電源回路であるスイッチングレギュレータの概略構成を示す。図3に示すスイッチングレギュレータは、実施例1のドライバトランジスタの代わりに昇圧部Sを設けた以外は実施例1と同様であるので、同一部材には同一符号を付して重複する説明は省略する。

【0038】図3に示すように、昇圧部Sは、増幅器OPの出力側に接続されたスイッチング回路としてスイッチングコントローラSC及びこのスイッチング信号により制御されるスイッチSWを具備し、さらに、スイッチSWと直列に接続されて入力電源 V_{cc} から電流が供給されるコイルLと、コイルLからの出力を整流して出力端子 T_{out} へ出力するダイオードDとを有する。

【0039】この場合、スイッチングコントローラSWのスイッチング信号によりスイッチSWがオンされると入力電源 V_{cc} から電流が供給され、この結果、コイルLにはエネルギーが蓄積される。次にスイッチングコントローラSWのスイッチング信号によりスイッチSWがオフされると、コイルLに蓄積されたエネルギーはダイオードDを介して放出される。

【0040】ここで、増幅器OPは、出力電圧 V_{out} を表す帰還信号と、基準電圧 V_{ref} を表す基準信号との偏差である誤差信号を出力し、この誤差信号でスイッチングコントローラSCを制御するようにしているので、出力電圧 V_{out} は基準電圧 V_{ref} に基づく一定の値に調整することができる。

【0041】また、位相補償用抵抗 R_3 で位相補償用信号が発生し、この位相補償用信号を伝達素子としてのコンデンサCを介して帰還信号として増幅器OPに戻すように構成されているので、実施例1と同様に位相補償を行うことができ、安定化出力を得ることができる。

【0042】以上説明したスイッチングレギュレータでは、例えば、コイルL、ダイオードD、スイッチSW及び位相補償用抵抗 R_3 以外は半導体集積回路（IC）として製造し、コイルL、ダイオードD、スイッチSW及び位相補償用抵抗 R_3 を外付けとしてもよいし、さらに、抵抗 R_1 及び抵抗 R_2 も外付けとしてもよく、スイッチングレギュレータをどのように構成するかは自由である。勿論、コンデンサ C_L をスイッチングレギュレータに包含させてもよい。

【0043】なお、本実施例では、昇圧型スイッチングレギュレータを例にとって説明したが、降圧型、反転型のスイッチングレギュレータとしてもよいことはいうまでもない。

【0044】（その他の実施例）上述した各実施例では、位相補償用抵抗 R_3 で生成した位相補償用信号を出力手段を制御する比較増幅手段である増幅器OPの非反転入力端子側にそのまま戻すようにしたが、増幅手段の前段若しくは後段、又は出力手段の回路の出力側など、何れに戻すようにしても同様に位相補償することができるというまでもない。

【0045】また、比較増幅手段に戻す場合にでも、非反転入力端子ではなく、反転入力端子側に戻してもよいし、位相補償信号自体を増幅若しくは減衰又は分割して戻してもよいし、分割した信号を複数箇所に戻すようにしてもよく、さらには、別回路を介して出力手段の出力側に戻すようにしてもよく、帰還のさせかたは特に限定されない。

【0046】さらには、位相補償用抵抗 R_3 で生成した位相補償用信号の取り出し方も特に限定されない。

【0047】また、位相補償用抵抗を複数設けてもよく、それぞれの位相補償用抵抗で生成した位相補償用抵抗を一緒に併せて又は別々に戻すようにしてもよい。

【0048】例えば、図4には、位相補償用抵抗 R_3 で生成した位相補償用信号を増幅器OP₁及びコンデンサCを介して増幅器OPに戻した例を示す。この場合、位相補償用抵抗 R_3 で生成した位相補償信号のうち戻す量を容易に変更することができる。なお、増幅器OP₁とコンデンサCの位置は反対でもよい。

【0049】図5には、実施例2の構成に加えてサブドライバトランジスタ T_{r3} を設け、サブドライバトランジスタ T_{r3} の出力端とドライバトランジスタ T_{r1} の出力端との間に位相補償用抵抗 R_4 を設け、位相補償用抵

抗 R_4 で生成した位相補償用信号をコンデンサ C_2 を介して増幅器OPに戻すようにしたものである。このように複数のサブドライバトランジスタ T_{r2} 及び T_{r3} とそれぞれに対応する複数の位相補償用抵抗 R_3 及び R_4 を設けてそれぞれで生成した位相補償用信号をコンデンサ C_1 及び C_2 で増幅器OPに戻すようにすることにより、取り出す位相補償用信号の周波数帯を変化させることができ、所望の周波数特性を容易に作ることができるという効果を奏する。勿論、位相補償用抵抗 R_3 の他に位相補償用抵抗 R_4 を設けてそれぞれで生成した位相補償用信号を増幅回路又は減衰回路を介して戻すようにしてもよいことはいうまでもない。また、サブドライバトランジスタを3つ以上の複数設けてもよく、これらのサブドライバトランジスタのそれぞれ又は一部に対応する複数の位相補償用抵抗を設けるようにしてもよい。

【0050】

【発明の効果】以上説明したように、本発明の安定化電源回路では、ESRと等価的な抵抗を挿入することなく低ESRコンデンサを出力安定化コンデンサとして使用しても、位相補償を行うことができ、出力電源を安定することができるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の実施例1に係る安定化電源回路であるボルテージレギュレータの概略構成を示す図である。

【図2】本発明の実施例2に係る安定化電源回路であるボルテージレギュレータの概略構成を示す図である。

【図3】本発明の実施例3に係る安定化電源回路であるスイッチングレギュレータの概略構成を示す図である。

【図4】本発明の他の実施例に係る安定化電源回路であるボルテージレギュレータの概略構成を示す図である。

【図5】本発明の他の実施例に係る安定化電源回路であるボルテージレギュレータの概略構成を示す図である。

【図6】従来技術に係るボルテージレギュレータの概略構成を示す図である。

【図7】従来技術に係るスイッチングレギュレータの概略構成を示す図である。

【符号の説明】

OP、OP₁ 増幅器


T_r ドライバトランジスタ

R_1 、 R_2 抵抗


R_3 、 R_4 位相補償用抵抗

C、 C_1 、 C_2 コンデンサ


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】



【図 6】



【図7】



フロントページの続き

(72) 発明者 仲 剛志
 東京都中央区日本橋馬喰町一丁目5番1号
 馬喰町有楽ビル5階 株式会社ディーブ
 イイー内

Fターム(参考) 5H430 BB01 BB09 BB11 CC07 EE06
 EE17 FF04 FF13 GG08 HH03
 LB05